FPGA，即Field Programmable Gate Array，现场可编程逻辑器件，由于其性能、价格和灵活性的优势，被越来越多地应用在通信、航空航天、武器系统、汽车电子等诸多领域，其质量也受到乐越来越多地关注。仿真是提升FPGA软件质量的重要测试过程，明确测试需求、缩短仿真环境搭建时间、规范用例的执行和管理流程、提高测试完备性等是提高仿真效率的重要手段。
   目前，基于FPGA软件的仿真工具主要为测试环境编译和运行工具，需要用户搭建好测试环境以及构建需要的测试用例，而测试环境以及用例的构建工作至少占整个仿真过程一半的时间，是提升FPGA仿真效率的瓶颈所在。为此，为了满足FPGA测评业务的需要，提升FPGA测评效率，工业和信息化部电子第五研究所软件中心通过自研的方式研制开发了面向FPGA测试验证的仿真管理平台软件。该软件集测试环境搭建、测试用例设计、用例执行及管理为一体，采用UVM验证方法学，以SystemVerilog为仿真语言，可以快速构建FPGA仿真环境和测试用例，借助仿真工具自动编译和执行测试用例，并对用例运行结果和覆盖率自动收集和统计，从而实现自动化仿真的目的。该软件主要的技术特征：
   1) 自动产生基于UVM验证方法学架构的测试平台，用户只需关注用例设计，降低了仿真环境搭建的难度；
   2) 集成了通用的接口仿真模型，譬如RS-232/422串口模型、SPI接口模型、ARINC429接口模型、总线模型等，用户可以方便地加入测试环境中，大大提高了仿真效率。同时，软件也支持添加用户自定义的仿真模型，为用户提供基于UVM的仿真模型参考代码。
   3) 支持采用Verilog或VHDL语言设计开发的FPGA软件的功能仿真、门级仿真以及时序仿真等仿真测试工作；
   4) 后台调用Questasim等仿真工具自动完成对测试用例的编译和执行工作，自动收集用例的执行结果，并且可以统计用例的覆盖率，实现用例的自动化管理功能；
   该软件界面采用Java语言开发设计，底层仿真测试脚本采用Perl语言完成。用户通过界面可以选择需求管理、设计代码添加及管理、测试环境搭建、测试用例设计及执行等操作，软件根据用户的操作和配置，自动调用Perl脚本，产生仿真测试环境。